HFSS 2015 3D Layout界面介紹

2016-10-25 by:CAE仿真在線來源:互聯(lián)網(wǎng)

概述:

HFSS 3D Layout界面對于從事分層幾何結(jié)構(gòu)或高速組件(包括片上嵌入式無源組件、IC封裝和PCB互聯(lián)等)版圖工作的電子設(shè)計人員來說是一個理想選擇。從HFSS2014開始,這類設(shè)計可方便地在HFSS電氣版圖環(huán)境中進(jìn)行建模,與此同時還可對所有3D特性進(jìn)行參數(shù)化仿真,如走線厚度和蝕刻以及接合線、焊料凸塊和焊球等。在HFSS 3D Layout版圖界面中使用集成的ANSYS Optimetrics工具可方便地將走線寬度等幾何結(jié)構(gòu)參數(shù)進(jìn)行參數(shù)化和優(yōu)化,大幅提升HFSS在信號完整性方面的應(yīng)用效率。

HFSS 3D Layout界面的特點(diǎn):

1.仿真設(shè)置高度自動化:借助HFSS 3D Layout版圖建模,材料屬性、端口設(shè)置和邊界條件都可在版圖界面中自動設(shè)置。高級phi網(wǎng)格劃分技術(shù)已包含在3D電氣CAD/版圖中。這種專用的網(wǎng)格劃分技術(shù)為網(wǎng)格劃分硅襯底、再分配層、電子封裝和印刷電路板進(jìn)行了優(yōu)化,可提供難以置信的高速度,同時兼具高可靠性和大容量,能夠滿足復(fù)雜結(jié)構(gòu)網(wǎng)格劃分過程的需求。

層疊編輯器:

端口設(shè)置:

邊界尺寸和求解設(shè)置

2.第三方EDA接口更加順暢:在Cadence Design Systems、Mentor Graphics和Zuken中創(chuàng)建的模型可直接導(dǎo)入HFSS,無需額外設(shè)置。封裝版圖可以參數(shù)化,以進(jìn)行調(diào)校和敏感度計算,從而了解工藝對阻抗變化的影響。界面支持傳統(tǒng)的ECAD基元,如焊盤、跡線、接合線和焊球,為數(shù)字和RF工程師提供了新型的尖端解決方案。

3.設(shè)計流程上與主流Cadence軟件的高度集成:Cadence軟件的用戶通過HFSS 3-D版圖技術(shù),可直接從Allegro® Package Designer、Allegro PCB Designer、SiP Digital Layout或Virtuoso® Analog Design Environment中設(shè)置可在HFSS中進(jìn)行分析的直接求解型芯片、封裝和PCB仿真。所有必要的HFSS設(shè)置步驟(幾何結(jié)構(gòu)和網(wǎng)絡(luò)選擇、材料屬性、激勵和邊界條件)都在Cadence軟件中完成,并一鍵傳送到HFSS中求解電磁場和S參數(shù)。用戶無需離開Cadence界面。